如果想开发jittor的定制的asic，不知道是否有可行性，以及性能上的飞跃，相对于cpu、gpu等。
比如把元算子用verilog实现，计算资源，内存，调度等也硬件定制化。。。
1 个赞
谢谢您的反馈，这确实是一个很好的提议，现在verilog也已经实现了一些c语言的高层api，一种可行的方案是将jittor自动生成的代码翻译成verilog支持的c语言，需要改动比较大，未来会是一个很好的工作。
1 个赞
是的，可以从一个简单的模型试试可行性，在fpga上开发，限定一些基础的算子。然后看如何扩展。
可能需要分析编译结果，有可能要更改编译器的行为。
底层的库是不是也有可能需要更改？
1 个赞